串擾在高速高密度的PCB設計中普遍存在, 串擾對系統的影響一般都是負面的。為減少串擾, 最基本的就是讓干擾源網絡與被干擾網絡之間的耦合越小越好。在高密度復雜PCB設計中完全避免串擾是不可能的, 但在系統設計中設計者應該在考慮不影響系統其它性能的情況下, 選擇適當的方法來力求串擾的最小化。結合上面的分析, 解決串擾問題主要從以下幾個方面考慮: 

    1) 在布線條件允許的條件下, 盡可能拉大傳輸線間的距離; 或者盡可能地減少相鄰傳輸線間的平行長度( 累積平行長度) , 最好是在不同層間走線。 
    2) 相鄰兩層的信號層( 無平面層隔離) 走線方向因該垂直, 盡量避免平行走線以減少層間的串擾。 
    3) 在確保信號時序的情況下, 盡可能選擇轉換速度低的器件, 使電場與磁場的變化速率變慢, 從而降低串擾。 
    4) 在設計層疊時, 在滿足特征阻抗的條件下, 應使布線層與參考平面( 電源或地平面) 間的介質層盡可能薄, 因而加大了傳輸線與參考平面間的耦合度, 減少相鄰傳輸線的耦合。 
    5) 由于表層只有一個參考平面, 表層布線的電場耦合比中間層的要強, 因而對串擾較敏感的信號線盡量布在內層。 
    6) 通過端接, 使傳輸線的遠端和近端終端阻抗與傳輸線匹配, 可大大減小串擾的幅度。